亚洲伊人成无码综合网 ,亚洲性感综合欧美,青青草原综合久久大伊人

您的位置：首頁>>管理中心>>行業資訊>>修改新聞資訊信息

資訊類型：	行業要聞企業動態新品速遞解決方案交流培訓嘉賓訪談產業縱橫
	人物聚焦展會動態會展報告本站動態
標題：	*
頁面廣告：
副標題：
關鍵字：	多個關鍵字請用“/”分隔，如：西門子/重大新聞
內容描述：
新聞來源：
鏈接：
責任編輯：
標題圖片：	當編輯區有插入圖片時，將自動填充此下拉框
* 所屬類別： (不超過20項)	電源產品分類： UPS電源穩壓電源 EPS電源變頻電源凈化電源特種電源發電機組開關電源(AC/DC) 逆變電源(DC/AC) 模塊電源(DC/DC) 電源應用分類：通信電源電力電源車載電源軍工電源航空航天電源工控電源 PC電源 LED電源電鍍電源焊接電源加熱電源醫療電源家電電源便攜式電源充電機(器) 勵磁電源電源配套分類：功率器件防雷浪涌測試儀器電磁兼容電源IC 電池/蓄電池電池檢測變壓器傳感器軸流風機電子元件連接器及端子散熱器電解電容 PCB/輔助材料新能源分類：太陽能(光伏發電) 風能發電潮汐發電水利發電燃料電池其他類：其他
靜態頁面：	生成靜態頁面
* 內容：	1月30日，Cadence設計系統公司宣布推出了Cadence® Low-Power Solution，這是用于低功耗芯片的邏輯設計、驗證和實現的業界第一套完全集成的、標準化的流程。Cadence Low-Power Solution將領先的設計、驗證和實現技術與Si2 Common Power Format （CPF）相集成，為IC工程師提供端到端的低功耗設計方案。CPF是在設計過程初期詳細定義節約功耗技術的標準化格式。通過在整個設計過程中保存低功耗設計意圖，該解決方案避免了費力的人工操作，大大降低了與功耗相關的芯片故障，并在設計過程初期提供功耗的可預測性。<BR><BR>　　“對于那些一直在尋找低功耗設計性能的設計師而言，這是一次巨大的進步。”Cadence全球副總裁Chi-Ping Hsu博士說，“這是第一個能向設計師提供在寄存器傳輸級自動呈現低功耗技術的解決方案，并保證能夠在驗證、前端實現和物理實現步驟的全過程使用一個通用的格式正確執行。”<BR><BR>　　“高級低功耗設計是NXP半導體公司的一個核心能力，在開發集成的低功耗方法學和開放標準的業界運動中，我們一直是領先者。”NXP半導體SoC 設計技術高級副總裁Barry Dennington說，“過去，我們依賴私人的解決方案定義功耗意圖來支持功耗方法學孤島，包括動態電壓頻率調整（DVFS），但如今我們已經利用了Common Power Format的便利來優化精密型，65納米，低功耗IC中SoC功耗架構。”<BR><BR>　　對高級低功耗技術的需求在ASIC/COT業務中一直持續增長，Fujitsu電子器件業務單元設計平臺開發部總經理Shoji Ichino說：“我們正在開發一個基于Cadence的CPF低功耗流程的ASIC低功耗解決方案，我們期望可以在高端90納米和65納米設計和主流設計中都可以采用MSV/PSO技術。我們計劃在2007年的第二個季度可以完成這一解決方案。<BR><BR>　　“Cadence低功耗解決方案為我們實現低功耗設計提供了單一的前端到后端的流程。”Sandbridge工程部副總裁Gary Nacer說，“之前我們已經采用了Cadence低功耗解決方案進行芯片出帶，而在集成了針對電源關斷設計的驗證性能后，我們相信該流程將會讓我們能以最小的風險提供有競爭力的低功耗產品。”<BR><BR>　　隨著節能器件需求的增加，低功耗設計技術正在成為主流。例如，便攜應用設備需要較長的電池使用時間，這就使得合適的功耗節約成為必然。高度集成、高性能的90納米以下芯片對熱量管理提出了挑戰，而這就要求整個芯片的功率優化。而大型終端產品應用如服務器群組的所有層面都需要功率優化，以降低整體能量消耗。此外，與封裝相關的成本考慮也推動著設計師采用低功耗設計。<BR><BR>　　為了滿足這些不同的需求，設計師正越來越多地采用高級低功耗設計方式，例如電源關斷（PSO）、多供應電壓（MSV）以及狀態保留功率閘（SRPG）。然而這些技術的EDA支持是支離破碎的，不同的工具需要不同的方式來表示低功耗意圖。結果，設計師不得不通過一系列的特殊手段定義低功耗功能，例如在同一個設計中多次人工地輸入功耗數據。這個過程不僅枯燥而且很容易出錯，更重要的是，它使得設計的可預測性和驗證變得極其困難。<BR><BR>　　全新的Cadence Low-Power Solution通過在CPF規范中建立一個設計功耗意圖的單一的表示法解決了這一困難，促進了IP復用和RTL輕便性。這種表現法跨越了邏輯設計師、驗證工程師和實現工程師所使用的Cadence Logic Design Team Solution和Digital Implementation解決方案，包括計劃和以指標為驅動的流程管理、仿真、邏輯綜合、等效驗證、測試、布局、布線和電壓降分布分析。它能夠讓由多類型專家構成的整個項目團隊以包含了低功耗意圖的共同的設計角度開始工作。它還大幅提高了設計可預測性，并將芯片故障的風險降到最低。<BR><BR><b>Common Power Format與Power Forward Initiative</b><BR><BR>　　新的Cadence Low-Power Solution的一個重要促進因素是Common Power Format (CPF)的集成。CPF提供了一個標準的詞典，從設計到驗證和實現均可標識，保證了整個流程的一致性。<BR><BR>　　CPF 1.0 已經經過了Power Forward Initiative（PFI）顧問們的全面審核，他們是代表電子產業各細分市場的領導廠商，包括半導體、代工廠、半導體設備、系統和電子設計自動化公司。PFI顧問提供了超過500項建議，這些都已經加入到CPF 1.0中，他們于2006年末捐獻給Si2 Low Power Coalition（LPC）。將來LPC將負責CPF的推進。LPC已經審核了CPF 1.0，按照Si2標準化進程，已將CPF暫時批準為Si2規格。<BR><BR>　　“Low Power Coalition已全體一致地選擇采用了CPF 1.0的技術，并使整個業界可以普遍使用。”Si2總裁兼CEO Steve Schultz說，“這一消息的發布非常清楚地展示了CPF在整個低功耗流程的廣泛適用性，并顯示出從一個或多個提供商提供的不同工具的互用性的潛力。”<BR><BR><b>供應情況</b><BR>　　作為Cadence Torino項目的一個里程碑，Cadence Low-Power 解決方案目前已經上市，并且預定將于年內加入支持Cadence新技術的有功耗意識的流程。其它Torino的產品將于2007年內陸續公布。

<li id="euowo"></li>

<center id="euowo"></center>