CMOS集成電路潛在缺陷的最小電壓檢測
上傳時間:2009/8/20 10:58:06
摘要: 有潛在缺陷的芯片有可能通過生產(chǎn)測試,但是在實際應用中卻會引起早期失效的問題,進而引起質(zhì)量問題。為了避免這個問題,就需要在產(chǎn)品賣給客戶之前檢測出這種有問題的芯片。一般的檢測技術包括Burn—in、IDDQ測試、高壓測試和低壓測試等。Burn—in是一種有效的也是目前應用最廣泛的測試技術,但是Burn—in的硬件設備相當昂貴,而且測試時間也比較長,從而間接地增加了產(chǎn)品的成本。IDDQ測試對于大規(guī)模集成電路,特別是亞微米電路效果不理想,主要是由于隨著電路規(guī)模的增加和尺寸的減少,暗電流也會增加。高壓檢測對電路中的異物連接,如金屬短路,也沒有很好的效果,甚至有時會掩蓋此類缺陷。在遠低于正常運行電壓的環(huán)境下,正常芯片和有缺陷的芯片有著不同的電性表現(xiàn),因此可以根據(jù)正常芯片的數(shù)據(jù)設置最小電壓,根據(jù)此數(shù)值來判斷芯片是否合格。
說明:本站會員正確輸入用戶名和密碼進行登錄系統(tǒng)后才能查看文章詳細內(nèi)容和參與評論。
--本文摘自與非網(wǎng),已被閱讀2119次
免責聲明:本文僅代表作者個人觀點,與電源在線網(wǎng)無關。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實,對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾,請讀者僅作參考,并請自行核實相關內(nèi)容。