東芝SoC低耗電技術(shù) 以電路塊為單位動(dòng)態(tài)控制電壓與頻率

　　東芝日前開發(fā)成功了通過動(dòng)態(tài)控制SoC（系統(tǒng)級(jí)芯片）的工作電壓與工作頻率，降低耗電量的耗電控制技術(shù)（發(fā)布資料（日文））。目的是降低SoC工作時(shí)的耗電量，該公司稱之為“部分fV控制技術(shù)”。據(jù)介紹，目前已經(jīng)采用90nm工藝CMOS技術(shù)，試制出采用該技術(shù)的LSI，并且已經(jīng)完成了基本功能測(cè)試。今后，將逐漸應(yīng)用于自行開發(fā)的SoC，以及客戶訂購(gòu)的ASIC中。預(yù)計(jì)采用該技術(shù)的產(chǎn)品將于2005年內(nèi)亮相。

　　用來控制SoC工作電壓與工作頻率的耗電控制技術(shù)，索尼與美國(guó)全美達(dá)等多家公司已經(jīng)投入實(shí)際應(yīng)用。不過，這些現(xiàn)有技術(shù)對(duì)工作電壓與工作頻率實(shí)施控制的單位是整個(gè)LSI。而東芝此次開發(fā)的技術(shù)，其特點(diǎn)是能夠以集成于LSI中的特定電路塊為單位，單個(gè)設(shè)置工作電路與工作頻率。因此，假如在某個(gè)電路塊中采用了這次的耗電控制技術(shù)，那么通過將其作為IP內(nèi)核進(jìn)行移植，就能很容易地重新應(yīng)用于其他LSI。東芝準(zhǔn)備利用這一特點(diǎn)，縮短SoC的設(shè)計(jì)周期。

　　東芝采用“部分fV控制技術(shù)”試制的芯片是集成處理器內(nèi)核“MeP（媒體嵌入處理器）”的便攜終端用SoC。據(jù)悉，對(duì)某個(gè)電路塊應(yīng)用此技術(shù)后，業(yè)已證實(shí)將該電路塊的耗電量降低了40%。

　　作為面向SoC的耗電控制技術(shù)，東芝過去就已經(jīng)實(shí)際使用了“Selective-MT技術(shù)”。此技術(shù)的目的是降低SoC待機(jī)時(shí)的耗電量。該公司今后準(zhǔn)備結(jié)合采用“部分fV控制技術(shù)”與“Selective-MT技術(shù)”，構(gòu)筑產(chǎn)品設(shè)計(jì)環(huán)境——“東芝低耗電平臺(tái)”。東芝將在“2005年電子設(shè)計(jì)與解決方案展（EDSFair 2005，1月27日在日本橫濱Pacifico會(huì)展中心開幕）”上展出該平臺(tái)。