東芝65納米設(shè)計(jì)流程采用Cadence QRC EXTRACTION

　　【美國(guó)加州圣荷塞2006年8月28日】Cadence設(shè)計(jì)系統(tǒng)公司（NASDAQ: CDNS）今天宣布東芝已采用Cadence® QRC Extraction，用于其最先進(jìn)的65納米設(shè)計(jì)流程。Cadence QRC Extraction為下一代工藝節(jié)點(diǎn)提供硅精確的寄生參數(shù)提取，包括基于敏感性和化學(xué)機(jī)械拋光（CMP）模型的提取。

　　“為解決我們?cè)?5納米及以下設(shè)計(jì)和方法需求，我們需要能提供超精確性并包含先進(jìn)統(tǒng)計(jì)和硅變化建模的解決方案，” 東芝半導(dǎo)體公司SoC設(shè)計(jì)技術(shù)執(zhí)行主管Takashi Yoshimori說(shuō)，“經(jīng)廣泛評(píng)估，我們認(rèn)為Cadence QRC Extraction符合我們目前對(duì)65納米精確性的要求，我們也相信它將繼續(xù)滿(mǎn)足我們65納米和45納米設(shè)計(jì)需要，使我們有能力向不斷縮小的工藝尺寸邁進(jìn)。”

　　Cadence QRC Extraction可為基于單元的數(shù)字設(shè)計(jì)提供超越其它提取技術(shù)的有制造意識(shí)的硅精度。通過(guò)其分布于多重網(wǎng)絡(luò)處理器和計(jì)算集群的近似線(xiàn)性性能伸縮，它可顯著減少處理時(shí)間。它還為Cadence Encounter®數(shù)字IC設(shè)計(jì)平臺(tái)提供強(qiáng)大的多邊際條件支持和精確的增量式基于設(shè)計(jì)提交（signoff）的參數(shù)提取。

　　“東芝采用Cadence QRC Extraction，是對(duì)我們領(lǐng)先的提取技術(shù)和管理最高水平工藝和設(shè)計(jì)復(fù)雜性能力的強(qiáng)有力認(rèn)可，”Cadence可制造性設(shè)計(jì)部門(mén)副總裁Marc Levitt博士說(shuō)，“我們期待與東芝緊密合作，在開(kāi)發(fā)他們最先進(jìn)的65及45納米設(shè)計(jì)和方法方面，繼續(xù)充分發(fā)揮Cadence QRC Extraction的長(zhǎng)處。”

　　Cadence的產(chǎn)品分割策略針對(duì)特定級(jí)別的設(shè)計(jì)復(fù)雜性，為客戶(hù)提供多種級(jí)別技術(shù)。Cadence QRC Extraction有L、XL、和GXL系列產(chǎn)品可供選擇。