| 內 容： |
集多個功能芯片于單一封裝內的系統級封裝(SiP)正成為業界的新寵，相比于傳統的多芯片封裝(MCP)，系統級封裝正朝著集成更多裸片、面積更小、更溥的方向發展。此外它還能大大節省OEM的設計時間，滿足手機等對空間要求嚴格的便攜電子產品需求，并降低電路板的EMI噪聲。因此，業界半導體巨頭英特爾、飛利浦、三星和瑞薩科技等在SiP市場展開了一場新的競賽。
日前，英特爾宣布在上海成立中國封裝技術研發中心，主攻方向就是SiP。該研發中心是英特爾在上海浦東新成立的技術開發(上海)有限公司的一部分，其它的研發部門還包括閃存研發部和用戶平臺研發部。
英特爾全球通訊及無線封裝技術研發部總監Ken Brown表示：“與英特爾在全球其它地區的封裝技術研發中心不同，在中國我們主要研發的內容就是系統級封裝。目前系統級封裝主要用于手機中閃存和應用處理器的封裝，將來，系統級封裝還會用于模擬和數字電視、GPS等嵌入式市場中。”
從目前的水平來看，已商用化的SiP一般集成2至3個裸片，包括閃存、RAM和邏輯器件，厚度為1.2mm，新成立的封裝研發中心的目標是要推出厚度僅為1-1.2mm的5片裸片疊加的SiP。
“我們今年底就可推出堆疊5片裸片的超薄SiP。”Brown表示。他還向記者展示了該樣品。不過，據悉該樣品中堆疊的是5片存儲芯片，他們正在研發集成閃存、RAM與處理器的超溥SiP。
“單單集成存儲器要簡單一些，而加入處理器后挑戰就大了，比如多片裸片堆疊后I/O口的數量會大增。”他指出。除了將于今年底推出的集成5片裸片的SiP外，英特爾正在研發堆疊8片裸片的SiP，而厚度仍為1.2mm，“這意味著每片裸片的厚度僅為50um，小于一紙的厚度，”他說。
他解釋，研發這種超薄SiP的過程中要解決的問題包括芯片脆斷、做薄后的電氣和機械性能、金線綁定過程中的參數制定以及老化等問題。“此外，超薄SiP對基板的設計也是項挑戰。”Brown說道。
因此對于超薄SiP，要解決的另一個重要問題是良率和大規模經濟生產。“在我們展示的5片堆疊SiP中良率已得到很好的控制。”他稱。
他解釋說，英特爾在上海成立封裝技術研發中心的優勢就是它可以直接在上海的封裝測試廠進行生產，溝通方便，提升了良率，縮短了生產鏈，這是其它半導體公司不能比擬的優勢。此外，為實現大規模生產，基板的尺寸也很重要，英特爾現在采用的是48mm寬的基板，下一步他們將會采用78mm寬的基板，將進一步提升經濟生產規模。
另一家半導體公司飛利浦也是非常看好SiP市場，他們于今年初推出了用于Wi-Fi手機的SiP芯片，將所有的射頻器件及外圍器件全部集成在單一封裝中，據悉飛利浦正在研發用于手機電視的SiP。
該公司首席技術官Rene Penning de Vries表示：“集成SoC、Wi-Fi、傳感器等多個裸片的SiP是未來的發展趨勢，它能超越摩爾定律的發展。”但是他也指出，目前研發SiP還存在許多挑戰，“目前用于手機中的堆疊多片存儲器的SiP產品已很成功，但如果集成進邏輯器件就會帶來很多困難，比如生產良率的降低。”他說道，同時他還呼吁EDA廠商應更多地投入該領域，“目前用于SoC的EDA工具很多，而用于SiP的EDA工具卻很少。這是一個新的領域。”他指出。
同英特爾一樣，三星和瑞薩科技也推出了將CPU與DRAM或閃存集成在一起系統級封裝。三星將其最新的手機處理器C2442與64M或128M的閃存封裝在一起；而瑞薩在數碼相機應用中也采用了SiP設計。
“在一個客戶的數碼相機應用中，其早期的設計中采用了3塊電路板。當該公司推出基于瑞薩公司的SiP新款相機時，整個線路板的體積減小了70%。”瑞薩科技SiP設計事業部經理Masashi Umino表示。瑞薩現在批量生產的SiP最高堆疊層數為5層，厚度為1.6mm；兩層堆疊厚度為1.2mm。同競爭對手一樣，他們也在開發75um和50um厚度的芯片。
來自SiP的需求正激勵著DRAM制造商們開始開發專門用于SiP的存儲器。例如，DRAM制造商們正在將存儲芯片的布局從引出線焊盤位于芯片中部轉變為位于芯片邊緣以便于進行芯片堆疊。這種趨勢將有助于增加未來SiP的特性和應用。
此外，業界也開始開發專用于SiP的新型SoC器件。設計用于SiP的SoC有四個重要方面需要注意：一是芯片配置必須優化；二是必須確定最佳的I/O引線布局；三是I/O緩沖器長度必須恰當；最后是必須設計并構建合適的器件測試電路。
隨著器件、工藝和制造方法的發展和改進，SiP技術有望為眾多電子產品提供更大的容量以及更加多樣化的系統解決方案。除了在便攜電子產品中廣泛使用外，SiP產品將在PC外設、光驅、硬盤驅動器、娛樂系統、工業設備以及導航系統等許多領域得到應用。
|
|