高能效功率電子技術領域的新進展

    從1957年第一只晶閘管的誕生開始，功率電子技術以相當迅猛的速度發(fā)展。近年來又取得了長足的進展，產生極佳的經濟及社會效益。從美國高能效經濟委員會(ACEE)出版的一份報告可以看到，到2030年，受益于采用半導體技術而獲得的更高能效，可以使美國的經濟規(guī)模擴大70%以上，與此同時，使用的電能卻將減少11%。作為高能效功率電子技術領域的領先廠商，安森美半導體一直專注于超低損耗MOSFET/IGBT、智能電源IC及集成功率模塊等方面的研發(fā)和創(chuàng)新，而且取得了長足的進展。

    從工藝到材料都在創(chuàng)新

    隨著時間的推移，功率晶體管技術得到了持續(xù)的改善。器件的體積不斷縮小，功率密度越來越高。在電壓高于1 kV的大功率晶體管方面，雙極結構已成為首選；低于1 kV電壓，特別是頻率高于100 kHz時，更多采用的是MOSFET。高于此電壓的大電流應用則選擇IGBT。

    開發(fā)這類器件的主要挑戰(zhàn)在于，在開關頻率持續(xù)上升時，需要通過減小由導通阻抗導致的導電損耗、降低內部電容，以及改善反向恢復性能，將內部損耗降到最低。由于擊穿電壓更高及未鉗位開關特性(UIS)的緣故，提升擊穿強固性也非常重要。

    以往，開發(fā)電壓低于40 V的低壓MOSFET的重點在于給定導通阻抗條件下將裸片尺寸減至最小，從而降低單位成本。因此，最重要的質量因子(Figure of Merit, FOM)就是單位為mΩ x mm2的特征導通阻抗(RDS(ON)spec)。由于低壓FET中溝道阻抗(channel resistance)對特征導通阻抗有較大影響，業(yè)界主要致力于在可用面積上配置盡可能多的FET溝道。平面溝道被垂直“溝槽門”溝道替代，同時使用先進的光刻技術來縮小表面尺寸。

    但是，減小溝槽FET間距的方法并不能輕松達到采用RDS(ON)xQg(d)定義的關鍵質量因子，因為單位面積上的導通阻抗方面的改進被單位面積門電荷(Qg)增加所抵消。開發(fā)就轉向了諸如溝槽FET(帶有額外解耦垂直場效電板從漏極屏蔽門極)、溝槽LDMOS(結合了溝槽MOS的緊湊性及背面漏極與LDMOS的較低Qg(d))以及優(yōu)化了金屬化/封裝的LDMOS等架構。

    雖然多年來基于硅的晶體管有了持續(xù)改進，但硅基材料特性上的限制表明，未來十年人們還需要尋求其它可用方案。目前，利用寬帶隙材料(氮化鎵、碳化硅及鉆石)的方案已經出現。這些材料可以提供更好的熱特性，開關損耗更低，而且結合了更有吸引力的低導通阻抗(RDS(ON))和高擊穿電壓(VBD)性能的優(yōu)勢。